摘要：介绍了新一代可编程逻辑器件stratix系列，并在此基础上详细叙述了基于stratix系列设计高阶fir滤波器的方法和步骤，通过举例总结了cpld在数字信号处理方面的优越性和良好的发展前景。

关键词：cpld fir

件的dsp模块提供了高于dsp处理器的数据处理能力，并且更为灵活和经济。每一stratix dsp模块可提供多达8个运行在250mhz的并行乘法器，数据吞吐能力高达2gmacs。最大的stratix器件ep1s125包括28个dsp模块，可完成高达224个并行乘法操作，并提供56gmacs的总线数据吞吐能力；而传统的dsp处理器最多仅可同时进行8个并行乘法操作，数据吞吐量也只有8.8gmacs。除了dsp模块中的专用乘法器以外，还可利用逻辑单元（le）实现乘法器和dsp功能。例如，可在stratix器件中利用大约9600个逻辑单元实现一个256阶fir滤波器。stratix系列的ep1s120包括大约114140个逻辑单元，可以容纳11个这样的滤波器。每一滤波器可运行在200mhz，这意味着通过利用le可提供563gmacs的器件总吞吐能力。结合dsp模块提供的56gmacs数据吞吐能力，stratix器件可提供高达620gmacs的数据总吞吐能力。wWw.11665.cOM因此stratix器件适用于大数据量数字信号处理。

前两种fir滤波器通常用于串行输入数据的情况下。直接型由于对称结构，可以采用流水调度，所以工作频率很高，但是数据延迟比较大，40阶的滤波器可以达到20个时钟周期，控制比较复杂；倒置型结构的优点是没有数据延迟，控制简单，但是工作频率很低，与cpld的乘加器性能有关；降抽样型fir滤波器适用于输入数据是压缩数据的情况，即输入的数据由多个原始数据组成，可以避免数据拆包重组和滤波后的抽样，便于cpld设计，最大的特点是可以在较低的时间频率下完成滤波抽样，不会造成数据的积累。从结构上分析，降抽样型fir滤波器和直接型类似，也存在控制复杂的问题。