论文 关键词：pxi总线　dsp　正交解调　现场可编程门阵列　fifo　ddk

　　论文摘要：pxi是pci在仪器领域的扩展（pci extension for instrumentation），其技术规范是ni公司于 1997年9月1日推出的，现已有60多家联盟。pci局部总线可以在33 mhz和32位数据通路的条件下达到峰值132 mb/s的带宽，在66 mhz和64位数据通路的条件下达到峰值528 mb/s的带宽。pxi吸收了vxi的优点，同时受益于compact pci（cpci），因而速度更快、结构坚固紧凑、系统可靠稳定，在射频和微波频带以下的低、中高频段可以替代vxi而且价格优势明显，深受广大用户欢迎，目前正朝气蓬勃地向商用与军用领域拓展。

　　本文在研究 pxi总线规范的基础上，研究和设计了基于pxi总线的高速数字i/o卡，本文概要地介绍了pxi总线的 发展 和体系结构。在模块的设计中，经过方案对比采用了pci9054加fpga的pxi总线接口硬件设计；在数据存储方面选择了fifo作为存储器，免去了地址信号，从而简化了电路设计和时序控制。采用altera公司的fpga设计了整个模块的逻辑控制。

　　此外，本文还对dsp的硬件设计作了简单的介绍， 该dsp是用来实现正交解调。因此，在介绍了dsp后，对正交解调的数字方法作了详细的阐述，并给出了仿真结果。

　　在软件部分，本文研究了pxi总线设备驱动程序和软件面板的设计方法。wWW.11665.COm介绍了几种设备驱动程序的开发工具，并选用ddk 完成了驱动程序的设计，给出了一些pxi设备驱动代码。最后通过vc++编写了软件面板。

　　1  绪  论

　　1.1  自动测试系统发展概况

　　信息时代的到来，极大的促进了 科学 和生产的发展，而 现代 科研生产对测试和测量提出了更高的要求，其测试工作量之大，内容之复杂，对测试速度、精度要求之高，已经使原有的测试方法、测试手段和测试设备不能满足这方面的要求。因此，信息产业的高速发展促进和推动着自动测试技术及系统集成技术迅速发展。微 电子 技术和 计算 机技术的最新成果更促进了测试技术和仪器与计算机的结合，为自动测试技术及系统集成技术的发展创造了极其重要的条件[1] 。

　　现代自动测试系统的发展方向是标准化、模块化和系列化，而标准的总线技术和软件技术是实现这三化的关键技术。总线技术则是自动测试系统的核心，它的发展推动了自动测试系统的更新换代。

　　通用目的接口总线gpib（也就是ieee488，iec625 bus，或称hp-ib）是七十年代开始广泛应用于实际的针对于可程控仪器的一种数字接口标准[2][3][4]。它的目的就是简化测试设备的设计并提供和计算机组建通用的自动测试系统的方法和接口规范[5] 。在当今世界各国，gpib的应用已十分普遍，各厂家生产的仪器可以说是无不装备通用接口。这些仪器包括信号源、程控电源、数字电压表、数字万用表、计数器、扫描器、 网络 分析仪、逻辑状态分析仪、绘图仪等数十种产品[6] 。gpib测试系统的影响力由此可见一斑。

　　随着微电子技术和集成电路工艺的深入发展，16位、32位微处理器芯片价格不断下降，应用也日益广泛，智能仪器本身的处理速度和通信能力已大大提高。在这种背景下，1987年7月，美国五家仪器制造商联合宣布支持一种叫做仪器vme的总线即vxi（vme extensions for instrumentation）总线，为整个测试界确定了一种尺寸缩小、重量减轻、测试时间配合紧密、工作可靠性高的模块式仪器标准[7][8] 。这种模块式的仪器的优势在于模块之间可以高速通讯，可进行多通道数据采集，此外系统尺寸大为减小且规格统一便于组合，借助于自身优势与gpib总线配合，既实现了控制器与仪器间的通讯，又保证了各模块同步运行[9]，这一开放式的标准的实施和应用，给当今测量仪器行业的发展带来了新的活力。vxi测试系统也因此在航空航天、医疗、 工业 、 交通 管理乃至实验室内广泛应用。它为所谓的虚拟仪器的实现迈出了重要一步。

　　作为对pci总线在仪器领域的扩展，1997年美国国家仪器（ni）公司发布的一种高性能低价位的开放性、模块化仪器总线 pxi（pci extensions for instrumentation）[10][11]，它将pxi 规范定义的pci总线技术发展成适合于试验、测量与数据采集场合应用的机械、电气和软件规范，从而形成了新的虚拟仪器体系结构。制订 pxi 规范的目的是为了将台式pc的性能价格比优势与 pci 总线面向仪器领域的必要扩展完美地结合起来，形成一种小型、廉价为主要特点的虚拟仪器平台。它对用户来说具有十分良好的软硬件环境，pxi 测试系统保证了系统的易于集成与使用，进一步降低了用户的开发费用，所以在数据采集、工业自动化系统、计算机机械观测系统和图像处理等方面获得了广泛应用。

　　近年来在自动测试领域软件的重要性越来越受到重视。1987年公布的ieee488.2 涉及使用gpib接口时的编码、格式、协议和公用命令以及状态报告等，还包含了语法和数据结构。主要涉及仪器的内务管理功能。但是ieee488.2并不涉及器件消息本身，直到1990年4月公布的scpi才使器件消息进一步标准化。vxi标准只解决了仪器的硬件规范问题，于是，1993年9月成立了vxiplug&;play联盟，制定了vxi plug&play标准，从而保证了vxi系统间的通用性[12] 。vxiplug&play标准强调了vxi的系统框架，将系统软件分为四层，并强调各层软件及接口，以保证虚拟仪器系统的通用及高效。vpp系统中最核心的部分是提供了一个统一的i/0接口软件（visa）规范，从而为不同的软件在同一平台中运行提供了统一的基础。在visa基础上编写的仪器驱动程序以及软面板等也都成为了统一格式的标准模块。为实现互换性目标，1998年9月成立了ivi基金会，并制定了ivi 规范。采用ivi 驱动器的测试程序具有与仪器无关性[13] 。当测试仪器淘汰或损坏时，可采用同类仪器代替，测试系统仍能运行，这样可以大大地降低测试系统的研制周期和开发成本。

　　1.2  pxi结构特点

　　pxi这种新型模块化仪器与系统总线是在pci总线内核技术上增加了成熟的技术规范和要求形成的。它通过增加用于多板同步的触发总线和 参考 时钟、用于进行精确定时的星型触发总线、以及用于相邻模块间高速通信的局部总线来满足试验和测量用户的要求。pxi将windows 95和windows nt定义为其标准软件框架，并要求所有的仪器模块都必须带有按visa规范编写的win32设备驱动程序，使pxi成为一种系统级规范，保证系统的易于集成与使用。

　　pxi使用与cpci相同的高密度、屏蔽型、针孔式连接器，连接器引脚间距为2 mm。这种连接器符合iec-1076国际标准，在所有条件下均具有良好的电特性。j1连接器传输32位pci信号，j2连接器传输pxi定时和本地总线信号，j2连接器还用于pci的64位扩展。pxi和cpci的机械结构符合欧洲卡规范（ans1310-c，iec297和ieee1101.1），这些规范已在工业环境中得到长时间的应用。pxi规范定义了单高和双高两种尺寸的模块，单高的尺寸为3 u，100 mm×160 mm,双高的尺寸为133.5 mm×160 mm。欧洲卡规范的最新补充（ieee1101.10和p101.11）提出了电磁兼容性、用户定义的机械锁定和用于pxi系统的其它装配问题。这些电子装配标准定义了坚固、紧凑的系统结构，以保证装配的机架在苛刻的工业环境中使用的可靠性。pxi规定系统槽位于总线板的最左端，这种确定的排列是pxi许多种可能配置的子集之一。为系统槽规定一个唯一的位置，可以简化系统集成难度，并且可以提高不同厂商的控制器和机箱之间的兼容程度。pxi规范还规定：系统控制器只能向其左侧扩展槽内扩展，不能向右侧扩展而占用宝贵的外围插槽。

　　pxi的一个重要特点是保持了与标准cpci产品的互操作性[14]。很多pxi兼容系统并不要求外围模块必须实现pxi特有的功能。例如，用户可以在pxi机箱中插入标准的cpci卡；另一方面，用户可以在标准的pxi机箱中，选用与cpci兼容的插入式模块，在这种情况下，用户虽然不能执行pxi特有的功能，但是可以应用模块的基本功能。

　　pxi总线通过增加专门的系统参考时钟、触发总线、星型触发和模块间的局部总线来满足高精度定时、同步和数据通信要求。pxi不仅在保持pci总线所有优点的前提下增加了这些仪器特性，而且可以比台式pci计算机多提供3个仪器插槽，使单个pxi总线机箱的仪器模块插槽总数达到7个。

　　pxi规定了把一个10 mhz系统参考时钟分配给系统中所有外围设备的方法。这个参考时钟在一个测控系统中同步不同的模块。参考时钟在背板上的实现是严格定义的，所以它提供了低失真信号，保证了用于复杂触发协议中的每个触发总线信号具有理想的时钟边沿。pxi规定了八条非常灵活的公共触发线，能用于不同的方面。例如，用户能够使用触发线同步七个不同pxi模块的操作。在其它应用中，一个模块能控制系统中其它模块上进行的精确定时的操作序列。触发信号还能在模块间传递，以实现对所控制或监控的外部异步事件作出确定响应。一个具体应用所需要的触发线数目取决于系统的复杂程度和所涉及的事件数目。

　　pxi星形触发总线给pxi系统用户提供了超高性能的同步功能。星形触发总线在第一个外围插槽（系统插槽的相邻槽）和其它外围插槽之间实现一个专用触发线，用户可在第一个插槽安装一个可选的星形触发控制器，为其它外围模块提供非常精确的触发信号。当然，如果系统不需要这种超高精度的触发，也可以在该槽中安装别的仪器模块。

　　pxi局部总线是菊花链总线，它连接每个外围插槽及其相邻槽。这样，某个槽的右侧局部总线连接其相邻槽的左侧局部总线，依此类推。每个本地总线为13线宽，可用于在模块之间传输模拟信号或提供高速边带通讯路径，并不会影响pxi的带宽。局部总线信号的分布范围包括从高速ttl信号到42 v的模拟信号。

　　pxi具有台式pci规范规定的相同性能特点，只有一点例外，即pxi系统有多达7个外围插槽，而大多数台式pc系统只有3或4个插槽。并可以通过pci桥接技术扩展更多pxi系统，扩展槽的数量在理论上最多能达到256个。其它的pci性能还包括：33 mhz总线时钟、32位和64位数据宽度、132 m字节/秒和264 m字节/秒的峰值数据传输速率、采用pci-pci桥接技术进行系统扩展和即插即用功能。

　　pxi总线系统提供visa软件标准，作为配置和控制gpib、vxi、串行仪器与pxi总线仪器的手段。pxi加入visa标准内容能保护仪器用户的软件投资。visa提供pxi至vxi机箱与仪器或分立式gpib和串行仪器的链接。visa式用户系统确立配置与控制pxi模块的标准手段。

　　pxi软件规范为pxi系统提出的软件构架包括windows nt和95。在任一构架中操作的pxi控制器必须与目前的操作系统和未来的升级版一起工作。因此，控制器能 使用符合工业标准的应用编程接口，包括了labwindows/cvi、labview、visual basic、visual c/c++和borland turboc++，而且符合visa规范的设备驱动程序。

　　1.3  dsp的应用领域及发展前景

　　一般数字信号处理的实现方法主要有四种方法：（1）在通用的计算机上用软件实现；（2）在通用计算机上附加专用的高速处理机来实现；（3）用通用的或专用的单片机来实现；（4）用通用的或专用的可编程dsp芯片来实现。四种方法中，前两种需要依赖计算机的高速数据处理能力，已开发出的这类产品占绝大多数，而使用后两种方法来实现的相对较少。从发展趋势来看，后2种方法必将成为下一个开发热点。最后1种方法用于海量数据处理时，具有极快的处理速度和优势。dsp作为快速和实时处理的最重要的载体之一，正受到科学技术界和工程界的广泛关注。一般来说，与单片机相比，dsp器件具有更高的集成度，更快的cpu，更大的存储器；提供高速、同步串口和标准异步串口；采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据；内置高速的硬件乘法器，增强的多级流水线，使dsp器件具有高速的数据运算能力。dsp器件还提供了高度专业化的指令集，提高了fft和滤波器的运算速度。

　　在近20多年时间里，dsp芯片的应用己经从军事、航空航天领域扩大到信号处理、通信、雷达、消费等许多领域。主要应用有：信号处理、通信、语音、图形/图像、军事、仪器仪表、自动控制、医疗、家用电器等。dsp主要应用市场为3c领域，合占整个市场需求的90%。数字蜂窝电话是dsp最为重要的应用领域之一。由于dsp具有强大的计算能力，使得移动通信的蜂窝电话重新崛起，并创造了一批诸如gsm、cdma等全数字蜂窝电话网。在modem器件中，dsp更是成效卓著，不仅大幅度提高了传输速度，而且具有接收动态图像能力。另外，可编程多媒体dsp是pc领域中的主流产品。以xdsl modem为代表的高速通信技术与mpeg图像技术相结合，使得高品位的音频和视频形式的计算机数据有可能实现实时交换。目前的硬盘空间相当大，这主要得益于cdsp（可定制dsp）的巨大作用。预计在今后的pc机中，一个dsp即可完成全部所需的多媒体处理功能。

　　1.4  课题背景及研究内容

　　1.4.1  课题背景
　　随着pci的迅速普及和pci的设备迅速占领市场，国内工业界开始从vme总线转向pci总线发展。国外的仪器仪表领域的大公司均已开发出相应的pxi模块和系统。如ni公司pxi产品已进入推广应用的阶段，ni公司目前已生产5大类几十种高性能的pxi产品，其中的系统控制器模板是嵌入式奔腾计算机，带标准接口、软硬磁盘和视频接口，也可带gpib、网络和串行接口），还有不同型号的机箱。属于仪器类的模板有：20 mhz数字存贮示波器，512位数字万用表和串行通信数据分析仪等。此外，还有高精度实时图像采集模板、多功能数据采集模板、gpib接口模板、vxi和vme接口模板、100 mb/s的网络接口模板和40 mb/s的scsi接口模板。开发的数字i/o模块（6533、6508）、数字示波器模块、任意波形发生器模块等及 pickering 的多用表模块，都是定型的pxi外设模块。我国相关领域也已经开始向pxi系统进行研制与开发，哈工大最近完成了pxi控制器和机箱及一批pxi模块的研究，一些单位已生产出符合pxi规范的部分产品。709所16室开发集成的bds—9250测试系统就是一套基于 pxi总线的测试系统。国内的测试领域也已开始形成pxi总线市场 。在这种情况下，北京纵横公司委托哈尔滨理工大学为其开发高性能的pxi总线数据采集模块。

　　总之，pxi 结合了不同技术前沿的优点，提供了一个完整好用的系统，模块硬件和软件可以简单添加、从而产生低成本高性能的解决方案、它的灵活性足以应付今天测试测量方面的挑战[15] 。

　　本设计最终是服务于实验室信道模拟器项目的。由于该项目工程比较大，设计相当复杂，所以需要将其分成多个模块来设计，而且每个模块之间都存在非常密切的关系，我们希望把这些模块设计成一个整体，所以就需要借助某个平台来实现。而pxi正好的基于模块化的设计，它具有多个pxi插槽，可以在一个pxi机箱上安装多个pxi模块。因此，我们把所有的模块都设计成pxi接口，这样就可以通过pxi机箱这个平台将所有的模块整合成一个整体。

　　1.4.2  课题研究内容
　　综上所输述，本课题的主要研究内容包括：

　　（1）掌握pci、pxi总线规范；

　　（2）根据pxi总线规范，研究现有的pxi总线接口方案，提出符合要求的接口方案；

　　（3）设计和调试数字输入输出模块的功能电路；

　　（4）利用fpga技术，设计模块的逻辑控制电路；

　　（5）设计dsp外围电路，并通过dsp实现正交解调；

　　（6）掌握ddk，并编写模块驱动程序；

　　（7）用vc++等软件开发工具编写软面板并进行调试。

　　1.5  论文的结构安排

　　本文在介绍完总体构架后只就本人所作的部分工作做了详细的介绍，内容安排如下：

　　第2章简单的介绍了系统的总体设计方案；

　　第3章详细介绍了dsp的硬件设计和正交解调的数字实现；

　　第4章详细介绍了pxi数字i/o模块的硬件设计，包括接口设计和功能电路设计；

　　第5章介绍pxi的软件设计，主要阐述了pxi设备驱动的设计方法，以及本文所采用的ddk设计方案和具体的实现过程，并给出了最终的硬件测试结果和分析；

　　第6章对本文做出了 总结 和展望。

 

　　2  系统总体方案设计

　　本课题在深入研究pci和pxi总线规范的基础上，设计出符合规范的pxi接口电路，实现出pxi数字传输功能，并完成板卡的驱动设计和应用程序开发，此外，在该pxi板卡中还嵌入了dsp模块，用来实现数字正交解调。本设计采用的pxi机箱为凌华公司的pxis-2670，板卡尺寸为3u（100 mm×160 mm）。

　　2.1  模块总体功能和技术指标

　　2.1.1  pxi 总线技术指标及要求
　　设计pxi总线接口就是要在深入理解pxi总线数据传输协议的基础上，将复杂的 pxi 总线数据传输协议通过一定的电路，转化为本地简单控制逻辑，从而简化本地功能电路的数据，实现pxi总线仪器模块的开发。本模块采用寄存器基接口，它的设计应符合pxi规范，软件编制符合visa规范。

　　pxi总线接口主要技术要求如下：

　　（1）符合pxi总线规范v2.0，包括机械、电气、软件均符合规范；

　　（2）实现pxi总线基本的数据传输，其中包括寄存器、i/o和配置空间的读写；

　　（3）完成pxi总线触发中断的设计，包括硬件中断和软件中断的实现方法；

　　（4）实现pxi总线猝发数据传输。

　　2.1.2  数字传输模块指标及要求
　　pxi 数字i/o模块是一个模块化的小型数据输入输出系统。本模块是pxi标准3u 尺寸模块，模块接口设计按照pxi总线标准设计。本模块取消了传统仪器的所有操作按钮，模块上无任何本地显示，各种模块功能的设置、数据和图形显示均通过对主控计算机中的软面板的相应操作来完成。

　　该模块的主要功能是：通过选定主控计算机中的软面板相应按钮，来实现不同的数据输入和输出，需要输出的数据可以事先写好在应用程序中，然后点击输出按钮即可。

　　本模块的技术指标如下：

　　（1）输入输出数据的最高位数为：16 bit；

　　（2）输入输出数据的速率不低于：16 m字节/秒；

　　（3）能够实现dma传输，猝发和非猝发的传输选择。

　　2.1.3  正交解调技术指标
　　本模块采用的正交解调方法为数字法，之所以采用数字的方法一方面是因为信道模拟器前段已经将信号进行了a/d转换，使得输入信号变为模拟信号，另一方面，数字解调能够达到比模拟解调更高的精度。在设计正交解调时，一定要满足幅度和相位要求，此外，解调时间也有限制，因为输入信号是实时的。

　　（1）能够将25 mb/s的输入信号解调为i/q两路信号；

　　（2）要求解调后两路信号的相位误差不超过0.5度，幅度相对误差不超过0.1%；

　　（3）要求每个数据的处理时间不高于40 ns。

　　2.2  模块整体设计

　　该模块为信道模拟器中的主控部分，他包括一个完整的数字i/o系统和用于正交解调的dsp两部分，具体的结构如图2-1。

 

图2-1  模拟器中的主控板结构

　　2.2.1  pxi数字i/o模块设计
　　由pci总线控制器，fpga，fifo等模块组成。pci总线控制器实现pxi总线接口，fifo作为数据输入输出的缓存器件，经fpga控制后实现局部总线数据的读写操作。具体的结构如图2-2。

　　数据传输流程为：输入时，外部数据通过写入fifo后读出传入pci9054局部总线，经pci9054传入到pxi总线；输出时，数据经pxi总线送入pci9054后经局部总线传到输出fifo后，通过读取fifo实现数据的输出。整个传输过程的时序由fpga严格控制。

 

图2-2  pxi系统结构图

　　根据模块的总体功能要求，模块设计方案可分为两大部分：pxi 接口部分；局部总线部分。

　　1）pxi接口部分

　　pxi接口部分是pxi总线与设备沟通的桥梁，这部分主要深入研究pci总线和 pxi总线规范，并在此基础上提出了两种实现方案，经过对比，选用一种实现了pxi总线接口。

　　2）局部总线部分

　　局部总线是实现模块具体功能的部分，本模块为数据输入输出模块。他主要包括三大部分：

　　（1）数据输入fifo：外部数据通过写输入fifo被存储，然后读输入fifo将数据传输到局部总线。

　　（2）数据输出fifo：待输出数据通过局部总线写输出fifo被存储，然后读输出fifo将数据传输到外部总线。

　　（3）fpga：该模块用来控制整个系统的时序，包括局部总线时序控制，fifo的读写时序控制。

　　2.2.2  dsp模块设计
　　dsp用来将经a/d转换后的数字信号解调成具有平行分量和垂直分量的两路正交信号。他的电路结构如图2-3 。两个fifo作为输入缓存，flash为初始化程序引导，sdarm用于存储信号处理过程中用到的数据。

 

图2-3  dsp数据流图

　　2.3  本章小结

　　本章介绍了pxi总线数字传输模块基本特性和主要技术要求，以及正交解调的设计方案和技术指标。结合总体性能指标，提出了该数字数字传输模块的总体设计方案和dsp的设计框图。

 

　　3  dsp及正交解调模块设计

　　本系统的正交解调部分是在dsp的硬件平台中最终来实现，因此有必要对dsp的硬件设计作一个简单的介绍。在介绍完dsp的硬件设计后，本章还将详细的阐述正交解调模块的软件算法实现和仿真结果，并对结果作必要的分析。

　　3.1  dsp硬件设计

　　在进行数字信号处理时，选择合适的数字处理器非常重要。数字信号处理往往需要很高的实时性，即对处理时间有着很高的要求；此外，对处理器的容量即存储空间也有一定的限制。在进行大量复杂数据的处理时，经常需要需要足够大容量的存储起来保存信号处理过程中需要用得的数据。当然，可以通过外部存储器来扩展存储空间，但这样的话信号处理的速度就受到到限制。

　　因此，选用dsp芯片时，主要应考虑其性能能否满足实时处理算法的要求。具体说就是要求选择那些指令周期短、数据吞吐率高、通信能力强、指令集功能完备的处理器，同时兼顾成本、复杂程度、功耗和开发难易程度等因素。根基实际性能需要，我们选择了ti公司的dspc6416数字处理器来搭建硬件平台。目前，美国德州仪器（ti）公司的dsp数字处理芯片占据dsp市场50%以上的份额，许多领域对于数字信号处理器的应用都是围绕德州仪器所开发的dsp处理器来进行的。它是一种特别适合于进行数字信号处理运算的微处理器。

　　3.1.1  dspc6416简介
　　tms320c6416t是一款高性能的定点dsp，采用精简指令集，它的硬件结构如图3-1所示[16][17]。

　　它的dsp核包括64个32比特通用寄存器，8个独立的功能单元，两个32比特乘法器，6个算术执行单元（alu），最高可以同时并行执行8条指令。它采用了改进的哈佛结构，具有一级程序cache，一级数据cache，二级存储器。哈佛结构的程序和数据空间分开，允许同时对程序指令和数据进行访问，提供了很高的并行度，两个读和一个写操作可以在一个周期里完成。因此并行存储指令和专用指令可以在这种结构的得到充分利

图3-1  tms320c6416t硬件结构

用。另外，改进的哈佛结构使数据可以在数据和程序空间之间传送。并行性支持在一个机器周期里完成一系列算术、逻辑和位处理运算。同时，它提供了两个独立的emif （外部存储器接口）接口（emifa和emifb），其中emifa提供了一个64比特的接口，emifb提供了一个16比特的接口，这为系统设计提供了极大的便利。同时，它提供了64个独立可编程edma通道，使得数据传输更加快捷和方便。同时1 ghz的时钟频率，令我们的信号处理有更大的时间富余。

　　此外，ti的ccs（code composer studio）为我们提供了强大的dsp开发工具。ccs是ti公司推出的一个集成性dsps开发工具，在一个开放式的插件（plug-in）结构下，ccs集成以下工具：

　　（1）c6000代码生成工具（包括c6000的c编译器、汇编优化器、汇编器和连接器）；

　　（2）软件模拟器（simulator）；

　　（3）实时操作系统dsp/bios；

　　（4）主机与目标机之间的实时数据交换软件rtdx；

　　（5）实时分析（real-time analysis）和数据可视化（data visualization capabilities）软件。

　　3.1.2  dspc6416外围存储电路设计
　　本模块的主要数据流程如下图。从图中可以看出，dsp主要包括三个外围器件，即fifo，flash和sdram。其中fifo是用来缓冲输入输出数据，flash主要用来上电引导程序，sdram主要用来存储数据处理过程中需要用的的一些数据。

　　其中fifo与dsp的emifb的bce2空间相连，采用异步接口连接的方式。sdram与dsp的emifa的ace0空间相连，作为大容量的数据缓存[18] 。

图3-2  fifo的输出与dsp的emifb的连接

　　采用fpga的输出时钟作为fifo的工作时钟，由fpga里面的锁相环产生，fifo的hf（半满标志）作为事件触发dsp的4号和6号edma事件。

　　hy97v283220t是hynix公司推出的一种单片存储容量高达128 mbits, 即4m字节的32bits字宽高速sdram芯片。hy97v283220t采用cmos工艺，它的同步接口和完全流水线的内部结构使其拥有极大的数据传输速率, 可以工作在高达133 mhz 的时钟频率下, 刷新频率为每64毫秒4096次。该sdram芯片内部有四个存储体（bank），通过行、列地址分时复用系统地址总线对不同存储体内不同页面的具体存储单元进行读写访问寻址。在进行读操作之前, 必须预先激活sdram内对应的存储体, 并选择存储器的某一行, 然后送入列地址读取需要的数据。从输出列地址到sdram 返回相应数据之间存在一个存取延迟。如果访问新的页面, 则先需要关闭所有的存储体, 否则已打开的页面将一直有效。在写操作之前, 由于已经预先激活了有关的行地址, 因此可以在输出列地址的同时输出数据, 没有延迟。

　　由于hy97v283220t属于32 bit字宽的64 mbit sdram芯片, 而c6416 的emifa时64 bit 字宽的同步外存储接口,为了使整个系统的存储空间保持连续, 本设计使用了两sdram 与dsp 芯片组成实际大小为256 mbit的外部存储系统。具体的电气连接框图如图3-3所示。

 

图3-3  dsp与sdram连接示意图

　　在对tms320c6416外接flash存储器编程之前，必须对tms320c6416的启动模式进行配置。c6416dsp可以有三种启动模式：不加载、rom加载、主机加载。在本系统中我们选择rom加载启动模式，tms320c6416的启动模式由tms320c6416的emifb的地址总线bea[19：18]（bootmode[1：0]）决定，dsp在复位期间检测这两位的高低电平决定其引导模式。tms320c6416引导模式配置表如下表3-1：

　　使用amd公司容量为4 m x 8 bit的am29lv033c flash启动tms320c6416，在硬件配置中，将tms320c6416的c18管脚接一个1 kω下拉电阻和d18管脚接一个1 kω上拉电阻，以确保系统工作的可靠性。当系统上电tms320c6416脱离复位状态后，tms320c6416能自动从falsh中读取数据并存放于tms320c6416内部从0 kb地址开始的空间（tms320c6416内部有1 mb缓存），然后1 kb地址开始执行程序。

表3-1  tms320c6416引导模式配置表

bootmode[1:0]

boot  process

00

系统不启动

01

使用hpi口进行启动

10

使用emifb口8位rom进行启动

11

系统保留

　　由于4 mb的flash rom有22根地址线，而tms320c6416只有20根地址线，因此加入fpga，对flash进行分页，这里共分4页，每页1 mb。dsp与flash硬件连接图如图3-4所示：

 

图3-4  emifb与flash硬件连接图

　　3.1.3  c6416 jtag电路设计
　　jtag是基于ieee1149.1标准的一种边界扫描测试方式（boundary-scan test），ti为其大多数dsp提供了jtag端口支持，c6416也不例外，结合配套的仿真调试软件（emulator），可以访问dsp的所有资源。

　　仿真器通过一个14 pin的接插件与芯片的jtag端口进行通信。图3‑5是14 pin接插件上的信号定义，图3-6是c6416 jtag端口与14 pin header的连接关系：

　　3.1.4  dsp电源设计
　　c6000系列dsps需要两种电源，分别为cpu核心和周边i/o接口供电。周边i/o电压要求3.3 v，cpu核心电压则随功耗技术的 发展 ，逐渐从2.5 v降到1.8 v、1.5 v、1.2 v和1.0 v，本系统中选用的c6416 dsp核电压为1.2 v，最新一代c6000处理器，已经在开发核心电压<1 v的芯片。       

图3-5 jtag引脚定义图                       图3-6 c6000与jtag连接图

　　因为需要两种电压，所以要考虑供电系统的配合问题。加电过程中，应当保证内核电源（cvdd）先上电，最晚也应该与i/o电源（dvdd）一起加。关闭电源时，先关闭dvdd,再关闭cvdd。如果实际系统中只能先给dvdd加电，那么必须保证再整个加电过程中，dvdd不会超出cvdd 2 v。在有一定安全措施的前提下，允许两个电源同时加电，两个电源都必须在25 ms内达到规定电平的95%。

图3-7  dsp6416电源电路

　　讲究供电次序的原因在于：如果仅cpu内核获得供电，周边i/o没有供电，对芯片不会产生损害，只是没有输入输出功能而已；如果反过来，周边i/o得到供电而cpu内核没有加电，那么芯片缓冲/驱动部分的晶体管将在一个未知的状态下工作，这是非常危险的。为了满足上面的要求，我们选择了如图3-7电源电路。

　　3.2  正交解调模块设计

　　3.2.1  正交解调简介
　　在现实中，可物理实现的信号都是实信号。现在以一个实的窄带信号为例进行分析，该信号可以表示为：

　　                                                     （3-1）

　　很显然，光有这一个等式不可能求得信号中含有的信息 。于是在此引入了正交变换的概念。

　　我们知道实信号的频谱具有共轭对称性，即其正负频率幅度分量对称，而相位分量相反，所以只需知道其正频部分或负频部分就可以知道完整的信号信息了。在此基础上可以构造一个只含正频分量的新信号 。首先，引入一个阶跃滤波器：

　　                                                           （3-2）

　　其冲激函数为：

　　                                                                                              （3-3）

　　则，

　　                                                               （3-4）

　　                                                       （3-5）

　　式中的虚部即为 的hilbert（希尔伯特）变换

　　                                                                  （3-6）

　　hilbert变换就是一个正交变换，它产生了一个实信号的正交分量。有了它就可以求出原实信号中的信息了。

              （3-7）

              （3-8）

　　在模拟域中，一般是通过混频技术来分别得 的实部（也可称为 的同相分量）和虚部（也可称为 的正交分量）。其原理框图如图3.8所示

图3.8  正交解调的模拟和数字方法原理框图

　　对 分别乘上 和 可以得到，

               （3-9）

                 （3-10）

　　对这两个信号进行低通滤波后可以得到，

　　 ;                                              （3-11）

　　显然，这两个等式也是正交的且原信号的信息没有丢失。在数字域中同样也可以采用混频原理来获得数据中的信息，在此不作论证，给出其结构图如图3.8（b）。

　　3.2.2  正交解调的数字实现

　　3.2.2.1  数字方法实现的基本理论

　　如图3-9所示，数字正交解调 [19][20][21]将输入信号通过2路带通滤波即可。现在的关键问题就是数字带通滤波器的设计。由于短波信号的频率范围是1.5～30 mhz，而前端模拟下变频之后为定频10 mhz，而单个信道的宽度不超过100 khz，所以此

 

图3-9  数字正交解调示意图