作者：刘海生 栾殿政 董启海

摘要：在集成电路的设计中，电阻器不是主要的器件，却是必不可少的。如果设计不当，会对整个电路有很大的影响，并且会使芯片的面积很大，从而增加成本。电阻在集成电路中有极其重要的作用。他直接关系到芯片的性能与面积及其成本。讨论了集成电路设计中多晶硅条电阻、mos管电阻和电容电阻等3种电阻器的实现方法。
关键词：集成电路  电阻  开关电容  cmos
        目前，在设计中使用的主要有3种电阻器：多晶硅、mos管以及电容电阻。在设计中，要根据需要灵活运用这3种电阻，使芯片的设计达到最优。
        1 cmos集成电路的性能及特点
        1.1 功耗低 cmos集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。Www.11665.cOm实际上，由于存在漏电流，cmos电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mw，动态功耗（在1mhz工作频率时）也仅为几mw。
        1.2 工作电压范围宽 cmos集成电路供电简单，供电电源体积小，基本上不需稳压。国产cc4000系列的集成电路，可在3~18v电压下正常工作。
        1.3 逻辑摆幅大 cmos集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位vdd及电影低电位vss。当vdd=15v，vss=0v时，输出逻辑摆幅近似15v。因此，cmos集成电路的电压电压利用系数在各类集成电路中指标是较高的。
        1.4 抗干扰能力强 cmos集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于vdd=15v的供电电压（当vss=0v时），电路将有7v左右的噪声容限。
        1.5 输入阻抗高 cmos集成电路的输入端一般都是由保护二极管和串联电阻构成的保护 网络 ，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011ω，因此cmos集成电路几乎不消耗驱动电路的功率。
        1.6 温度稳定性能好 由于cmos集成电路的功耗很低，内部发热量少，而且，cmos电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而cmos集成电路的温度特性非常好。一般陶瓷金属封装的电路，工作温度为-55 ~ +125℃；塑料封装的电路工作温度范围为-45 ~ +85℃。
        1.7 扇出能力强 扇出能力是用电路输出端所能带动的输入端数来表示的。由于cmos集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当cmos集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。
        2 cmos集成电路电阻的应用
        2.1 多晶硅电阻　　集成电路中的单片电阻器距离理想电阻都比较远，在标准的mos工艺中，最理想的无源电阻器是多晶硅条。　   
        式中：ρ为电阻率；t为薄板厚度；r□=(ρ/t)为薄层电阻率，单位为ω/□；l/w为长宽比。由于常用的薄层电阻很小，通常多晶硅最大的电阻率为100 ω/□，而设计规则又确定了多晶硅条宽度的最小值，因此高值的电阻需要很大的尺寸，由于芯片面积的限制，实际上是很难实现的。当然也可以用扩散条来做薄层电阻，但是由于工艺的不稳定性，通常很容易受温度和电压的影响，很难精确控制其绝对数值。寄生效果也十分明显。无论多晶硅还是扩散层，他们的电阻的变化范围都很大，与注入材料中的杂质浓度有关。不 容易 计算 准确值。由于上述原因，在集成电路中经常使用有源电阻器。

        2 mos管电阻
        mos管为三端器件，适当连接这三个端，mos管就变成两端的有源电阻。这种电阻器主要原理 是利用晶体管在一定偏置下的等效电阻。可以代替多晶硅或扩散电阻，以提供直流电压降，或在小范围内呈线性的小信号交流电阻。在大多数的情况下，获得小信号电阻所需要的面积比直线性重要得多。一个mos器件就是一个模拟电阻，与等价的多晶硅或跨三电阻相比，其尺寸要小得多。简单地把n沟道或p沟道增强性mos管的栅极接到漏极上就得到了类似mos晶体管的有源电阻。对于n沟道器件，应该尽可能地把源极接到最负的电源电压上，这样可以消除衬底的影响。同样p沟道器件源极应该接到最正的电源电压上。此时，vgs=vds，如图1（a)，(b)所示。图1（a)的mos晶体管偏置在线性区工作，图2所示为有源电阻跨导曲线id-vg s的大信号特性。这一曲线对n沟道、p沟道增强型器件都适用。可以看出，电阻为非线性的。但是在实际中，由于信号摆动的幅度很小，所以实际上这种电阻可以很好地工作。其中：k′=μ0c0x。可以看出，如果vds<(vgs-vt)，则id与vds之间关系为直线性（假定vgs与vds无关，由此产生一个等效电阻r=kl/w，k=1/［μ0c0x（vgs-vt）］，μ0为载流子的表面迁移率，c0x为栅沟电容密度；k值通常在1000～3000ω/□。实验证明，在vds<0.5（vgs-vt）时，近似情况是十分良好的。图1（c)，(d)虽然可以改进电阻率的线性，但是牺牲了面积增加了复杂度。
        在设计中有时要用到交流电阻，这时其直流电流应为零。图1所示的有源电阻不能满足此条 件，因为这时要求其阻值为无穷大。显然这是不可能的。这时可以利用mos管的开关特性来实现。
         3 电容电阻
        交流电阻还可以采用开关和电容器来实现。经验表明，如果时钟频率足够高，开关和电容的组合就可以当作电阻来使用。其阻值取决于时钟频率和电容值。
        在特定的条件下，按照采样系统理论，在周期内的变化可忽略不计。
        其中，fc=1/t是信号φ1和φ2的频率。　　这种方法可以在面积很小的硅片上得到很大的电阻。例如，设电容器为多晶硅多晶硅型，时钟频率100 khz，要求实现1 mω的电阻，求其面积。根据式(3)可知电容为10 pf。假设单位面积的电容为0.2 pf/mil2,则面积为50mil2。如果用多晶硅，取最大可能值100ω，并取其最小宽度，那么需要900mil2。当然在开关电容电阻中除了电容面积外还需要两个面积极小的mos管做开关。可以看出，电容电阻比多晶硅电阻的面积少了很多。而在集成电路设计中这是十分重要的。
        有效的rc时间常数就与电容之比成正比，从而可以用电容和开关电容电阻准确的实现电路中要求的时间常数；而使用有源器件的电阻，可以使电阻尺寸最小。多晶硅电阻则是最简单的。在设计中要灵活运用这三种不同的方式。